verilog-凯发旗舰

> >
查看更多 >>

cordic算法verilog实现(简单版)

 发布时间：2025-02-10
cordic算法verilog实现(简单版)(转载)module cordic(clk, phi, cos, sin); parameter w = 13, w_z = 14; input clk; input [w_z-1:0] phi; output[w-1:0] cos, sin; reg [w-1:0] cos, sin; reg [w-1:0] ...<全部>
  • 134

cordic算法verilog实现(复杂版)

 发布时间：2025-02-10
module cordic (clk,rst_n,ena,phase_in,sin_out,cos_out,eps); parameter data_width=8; parameter pipeline=8; input clk; input rst_n; input ena; input [data_width-1:0] phase_in; outp ...<全部>
  • 60

浅谈vhdl/verilog的可综合性以及对初学者的一些建议

 发布时间：2025-02-08
最近在写代码的时候总是在思考.我写的这个能被综合吗?总是不放心.或是写完了综合的时候出问题.被搞的非常烦恼.虽然看了一些书.比如对组合逻辑用阻塞赋值.时序用非阻塞赋值.延时不能被综合等等.但是没有一本 ...<全部>
  • 44

基于verilog的fpga编程经验总结

 发布时间：2025-02-08
用了半个多月的ise.几乎全是自学起来的.碰到了很多很多让人dt好久的小问题.百度也百不到.后来还是都解决了.为了尽量方便以后的刚学ise的童鞋不再因为一些小问题而纠结.把这几天的经验总结了一下.好了.废话不 ...<全部>
  • 166

verilog的两个误区

 发布时间：2025-02-07
verilog的两个误区:使用reg类 型还是net类型:reg类 型只在过程块中被赋值;而net类型则在过 程块外面被赋值或者驱动.阻塞赋值和非阻塞赋值:verilog中竞争发生的条件:两个或多个语句在执行顺序不同时导致不同的结果,则 ...<全部>
  • 42

verilog hdl简明教程(2)

 发布时间：2025-02-05
第二章 hdl指南模块模块是verilog 的基本描述单位.用于描述某个设计的功能或结构及其与其他模块通信的外部端口.一个设计的结构可使用开关级原语.门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值 ...<全部>
  • 41

verilog的语言要素

 发布时间：2025-02-05
本章介绍verilog hdl的基本要素.包括标识符.注释.数值.编译程序指令.系统任务和系统函数.另外.本章还介绍了verilog硬件描述语言中的两种数据类型.3.1 标识符verilog hdl中的标识符(identifier)可以是任意一 ...<全部>
  • 40

关于verilog的学习经验简单分享

 发布时间：2024-09-24
我学verilog语言进行fpga设计也就半年时间.很多的东西就是在网上学到的.现在想说说自己对使用verilog进行fpga设计的一些体会.我水平不高.主要是为新手朋友们介绍自己的一点经验少走点弯路. 1.verilog语言 ...<全部>
  • 165

关于verilog语言标准层次问题

 发布时间：2024-08-26
虽然这是一个浮躁的社会.充满着一夜暴富的神话.但是学习技术真的很少存在所谓的捷径.这么说吧.至少贫僧还没有那个本事.完成[三周精通某某某"的本领.如果有听众还要速成.某家不得不说您老这票错了.小本经营. ...<全部>
  • 176

基于verilog的uart串行通信接口电路设计

 发布时间：2020-07-10
uart(universalanynchronousreceivertransmitter.通用异步接收发送器)是广泛应用的串行数据传输协议之一.其应用范围遍及计算机外设.工控自动化等场合.虽然usb传输协议比uart协议有更高的性能.但电路复杂开发 ...<全部>
  • 106
上一个 下一个
|
赛灵思verilog(fpga/cpld)设计技巧

技术

阅读

资源

互动

电巢app下载
"));
网站地图